Русева, Й., Белев, С. Синтез на синхронни крайни автомати с памет чрез логически модул LOGO,
, 1999.
Русева, Й., Белев, С. .
Синтез на синхронни крайни автомати с памет чрез логически модул LOGO.
: , 1999.
Русева, Й., Белев, С. (1999)
Синтез на синхронни крайни автомати с памет чрез логически модул LOGO,
:
Русева, Й., & Белев, С.
(1999).
Синтез на синхронни крайни автомати с памет чрез логически модул LOGO. // <I>Изв.<D> Съюза на учените - Русе. Техн. науки, 1, 1999, № 2, с. 69-73..